7月9日至13日，第60届设计自动化会议（DAC 2023）在美国旧金山召开。在本次大会中，来自电子设计自动化（EDA）与集成电路领域的高校、公司及研究机构群英荟萃，分享了EDA技术的最新发展和广泛应用，讨论了本领域进一步发展的前景和方向。北京大学也积极参与了本次大会的组织，李萌老师是DAC 2023 System Design Contest（SDC）的组织者之一，北京大学EDA研究院也是该竞赛的主要支持单位；此外，多位老师包括李萌、马宇飞、王宗巍、燕博南等也担任了DAC的程序委员会（TPC）成员。北京大学集成电路学院的十余位老师和同学现场参加了本次大会，进行了汇报与交流。
01:微带线快速综合算法
微带线是一种可以传输微波信号的常见传输线，通过改变其电学和几何 参数，微带线可以实现不同的传输特性，广泛用于现代微波集成电路和高速数字 PCB 设计。现有的微带线分析和综合方法在设计精度、设计规范 和设计结构等方面存在不足，难以有效支持微波集成电路的自动化设计。针对以上问题，林亦波研究员-王润声教授团队与国内的EDA公司芯和合作，提出了一种基于深度学习的微带线自动化分析设计方法。该方法结合了深度生成模型和基于神经网络的替代模型，可以在给定设计规范和设计约束的情况下，设计大量可行的微带线电学和几何参数。经过严格模拟工具TmlExpert验证，该方法可以准确高效地预测微带线特征阻抗，并在短时间内提供多组可行的设计参数，特征阻抗精度>99.6%。该工作以《MTL-Designer: An Integrated Flow for Analysis and Synthesis of Microstrip Transmission Line》为题发表（博士生王启盼为第一作者，通讯作者是林亦波研究员）。
02:随机计算非线性加法器
随机计算是一种基于概率的计算范式，其通过使用比特流代替传统二进制编码进行计算，有望实现高面积效率的算术电路和很好的容错性，非常适合用于边缘计算的神经网络加速。近年来，随机计算用于网络加速的相关研究受到广泛关注，研究者们在一些小模型的加速器上达到了非常高的能效。然而之前的工作中，占据90%以上面积的非线性加法器在支持大模型时仍然面临着效率和灵活性瓶颈。因此，李萌研究员-王润声教授团队提出了基于截断-量化的近似压缩技术：针对现有的一种使用排序网络和选择性互联系统组成的非线性加法器设计，该技术利用排序网络的递归构造特性，在对子网络的输出进行截断和量化，从而大大减少后续电路的成本，并且将各种不同的压缩配置量化为四个参数而得到了一个近似电路的设计空间；进一步，提出了一种时间-空间展开的灵活设计模式，可以将此前完全并行的大电路拆分为多周期复用的小模块，从而大大提升了非线性加法器在处理模型中不同规模累加运算的灵活性。基于上述创新技术，课题组对提出的近似随机计算非线性加法器设计与现有随机计算非线性加法器在CIFAR10数据上的ResNet18网络进行了比较。在最大的卷积层任务上，本研究提出的空间展开近似设计和时间-空间展开近似设计分别比原始设计提升了2.8倍和4.1倍的硬件效率；由于时间-空间展开带来的显著灵活性提升，在更小的卷积层中，时间-空间展开近似设计相较于原始设计提升了4.1倍至23.3倍的硬件效率，平均而言，提升了8.47倍非线性加法器部分的硬件效率。从另一方面而言，该优化使得整个数据通路上的电路面积减少了2.2倍。课题组的此项工作成功实现了更加有效和灵活的随机计算非线性加法器。该工作以《Efficient Non-Linear Adder for Stochastic Computing with Approximate Spatial-Temporal Sorting Network》为题发表（博士生胡逸轩为第一作者，李萌研究员为通讯作者）。
03:用于大型图MPL分解问题的可扩展低秩SDP求解器
多重图形光刻（MPL）已被广泛应用于先进技术节点，以增强光刻分辨率。大多数现有的MPL分解研究在构建分解图后都遵循两步骤的过程：首先将图分解成小的子图，然后在子图上应用分解算法。这些分解算法基于整数线性规划（ILP）、半正定规划（SDP）、精确覆盖（EC）或其他图启发式算法。在这些方法中，ILP可以以指数复杂度提供精确解，而SDP和EC则可以在可接受的运行时间内提供高质量的近似解。然而，这些方法通常假设简化步骤后的子图较小，当设计复杂性增加时，子图的大小也会增加。林亦波研究员团队观察到，通过SDP求解，2.2%的大图占据了94.5%的运行时间，而87.9%的小图仅占总运行时间的0.1%。因此，迫切需要新的分解算法来提高处理大型设计的效率。为了实现高效且高质量的分解，团队提出了一种用于大型图MPL分解问题的可扩展低秩SDP求解器LRSDP，采用基于分解的增广拉格朗日方法（ALM）来解决MPL的大规模SDP问题。这种方法利用问题结构，通过将搜索空间限制在平滑流形（单位球）上，采用Barzilai–Borwein步长的黎曼梯度下降方法（RGBB）来高效地搜索最优解。结果表明，与最先进的算法包括ILP、EC、SDP相比，LRSDP方法在ISPD2019测试集上可以实现186倍、25倍和12倍的加速，并且相比原本的SDP求解器具有更好的分解质量；LRSDP甚至可以扩展到其他算法无法解决的更大规模情形。该工作以《LRSDP: Low-Rank SDP for Triple Patterning Lithography Layout Decomposition》为题发表（博士生陈一帆为共同第一作者，林亦波研究员为通讯作者）。
04:GPU加速逻辑仿真方法
带延迟标注的门级逻辑仿真在芯片设计流程中具有重要地位，然而它极为耗时。针对百万门级设计的逻辑仿真通常需要数小时乃至数天才能完成，这拖慢了整个芯片设计迭代的周期。这类逻辑仿真运行缓慢的根本原因是它难以进行快速、准确的并行计算，而这是由于信号传播因果关系的建模具有内在的复杂性。针对这一难题，林亦波研究员-王润声教授团队提出了基于稳定时间机制的带延迟逻辑后仿加速技术。这一技术精确计算了末次信号翻转事件的持续时间（即稳定时间），利用状态压缩动态规划方法，针对任意种类的时序逻辑门预处理输出和输入之间的敏感性依赖关系，建立逻辑单元库的扩展状态表。在扩展状态表的基础上，门级逻辑仿真按电路拓扑顺序并行传播信号翻转事件，同时推理出下一逻辑层级的最长稳定时间。利用这一算法，此工作在学术界首次实现了通用、无需图分割的并行门级逻辑仿真算法，并实现了CPU/GPU异构并行计算平台上的高效仿真，相比商业工具实现了平均7.8倍的加速。该工作以《General-Purpose Gate-Level Simulation with Partition-Agnostic Parallelism》为题发表（博士生郭资政为第一作者，林亦波研究员为通讯作者）。
背景链接
由电气电子工程师学会（IEEE）和美国计算机协会 (ACM)资助的设计自动化会议（DAC）一直被公认为设计自动化领域最重要的会议，在国际半导体技术界享有很高的学术地位和广泛的影响力。该会议为设计工程师、研究人员、工具开发商等提供了绝佳的交流、教育以及展览的机会。
.gif "7195cdefe5b44dd380924cb7222a03ea.png")
